經(jīng)過(guò)數十年發(fā)展，半導體工藝制程不斷逼近亞納米物理極限，傳統硅基集成電路難以依靠進(jìn)一步縮小晶體管面內尺寸來(lái)延續摩爾定律。發(fā)展垂直架構的多層互連CMOS邏輯電路，從而獲得三維集成技術(shù)的突破，是國際半導體領(lǐng)域積極探尋的新路徑之一，多家半導體公司爭相發(fā)布相關(guān)研究計劃。

由于硅基晶體管制備工藝采用單晶硅表面離子注入的方式，很難實(shí)現在一層離子注入的單晶硅上方再次生長(cháng)或轉移單晶硅。雖然可以通過(guò)三維空間連接電極、芯粒等方式提高集成度，但是關(guān)鍵的晶體管始終分布在最底層，無(wú)法獲得z方向的自由度。新材料、或顛覆性原理因此成為備受關(guān)注的重要突破點(diǎn)。

近日，在山西大學(xué)韓拯教授領(lǐng)銜下，中國科學(xué)院金屬研究所李秀艷研究員、遼寧材料實(shí)驗室王漢文副研究員、中山大學(xué)侯仰龍教授、中國科學(xué)院大學(xué)周武教授等參與合作，提出了一種全新的基于界面耦合（理論表明量子效應在其中起到關(guān)鍵作用）的p-摻雜二維半導體方法。該方法采用界面效應的顛覆性路線(xiàn)，工藝簡(jiǎn)單、效果穩定、并且可以有效保持二維半導體本征的優(yōu)異性能。進(jìn)一步，利用垂直堆疊的方式，制備了由14層范德華材料組成、包含4個(gè)晶體管的互補型邏輯門(mén)NAND以及SRAM等器件（如圖1所示）。這一創(chuàng )新方法打破了硅基邏輯電路的底層“封印”，基于量子效應獲得了三維（3D）垂直集成多層互補型晶體管電路，為后摩爾時(shí)代未來(lái)二維半導體器件的發(fā)展提供了思路。

該研究成果以“Van der Waals polarity-engineered 3D integration of 2D complementary logic”為題于2024年5月29日在Nature雜志在線(xiàn)發(fā)表。中國科學(xué)院金屬研究所郭藝萌、李江旭、山東大學(xué)詹學(xué)鵬、中國科學(xué)院大學(xué)王春雯、上?？萍即髮W(xué)李敏為論文共同第一作者。山西大學(xué)韓拯教授、遼寧材料實(shí)驗室王漢文副研究員、中國科學(xué)院金屬研究所李秀艷研究員、中山大學(xué)侯仰龍教授、中國科學(xué)院大學(xué)周武教授為論文的共同通訊作者。北京大學(xué)王潤聲教授和王子瑞同學(xué)在TCAD仿真方面給予了支持、山西大學(xué)張靖教授和秦成兵教授在測試方面給予支持、北京大學(xué)葉堉教授為本工作提供了CrOCl晶體和測試的協(xié)助、上?？萍即髮W(xué)劉健鵬教授為本文DFT計算提供了支撐、山東大學(xué)陳杰智教授和中國科學(xué)院金屬研究所孫東明研究員與陳星秋研究員在實(shí)驗方面給予了支持。該研究得到國家重點(diǎn)研發(fā)計劃納米專(zhuān)項、國家自然科學(xué)基金（“第二代量子材料的構筑與操控”重大研究計劃重點(diǎn)項目、面上項目、青年項目）、沈陽(yáng)材料科學(xué)國家研究中心、遼寧材料實(shí)驗室、山西大學(xué)量子光學(xué)與光量子器件國家重點(diǎn)實(shí)驗室等資助。

原文鏈接

二維半導體“向上”集成互補型邏輯電路SRAM原型器件的實(shí)現